This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Hideo NUNOKAWA

Serial No.: Not Yet Assigned

Filed: February 13, 2002

For: SEMICONDUCTOR DEVICE HAVING A CONDENSER CHIP FOR REDUCING A

NOISE

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents Washington, D.C. 20231

February 13, 2002

Sir:

The benefit of the filing dates of the following prior foreign applications are hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2001-244840, filed August 10, 2001

In support of this claim, the requisite certified copy of said original foreign applications is filed herewith.

It is requested that the file of this application be marked to indicate that the applicant has complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted, ARMSTRONG, WESTERMAN & HATTORI, LLP

Atty. Docket No.: 020101

Suite 1000, 1725 K Street, N.W.

Washington, D.C. 20006


Tel: (202) 659-2930 Fax: (202) 887-0357

WLB/ll

William L. Brooks

Wille I Buch

Reg. No. 32,129





This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application: August 10, 2001

Application Number:

Japanese Patent Application

No. 2001-244840

Applicant(s)

FUJITSU LIMITED

November 16, 2001

Commissioner,

Patent Office

Kouzo Oikawa (Seal)

Certificate No.2001-3100283

日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2001年 8月10日

出 顧 番 号 Application Number:

特願2001-244840

出 願 人 Applicant(s):

富士通株式会社

2001年11月16日

特許庁長官 Commissioner, Japan Patent Office





【書類名】 特許願

【整理番号】 0140297

【提出日】 平成13年 8月10日

【あて先】 特許庁長官 及川 耕造 殿

【国際特許分類】 H01L 25/00

【発明の名称】 半導体装置

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 布川 秀男

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100070150

【住所又は居所】 東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデン

プレイスタワー32階

【弁理士】

【氏名又は名称】 伊東 忠彦

【電話番号】 03-5424-2511

【手数料の表示】

【予納台帳番号】 002989

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9704678

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 回路ブロックと電源ラインと接地ラインとを有する半導体チップと、前記回路ブロックに接続されるノイズ低減用コンデンサが形成されたコンデンサチップとを有し、

前記コンデンサチップは前記半導体チップに積層されたことを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置であって、

前記半導体チップには複数の回路ブロックが形成され、前記コンデンサチップ は前記回路ブロックに対応して複数のコンデンサを有することを特徴とする半導 体装置。

【請求項3】 請求項1記載の半導体装置であって、

前記半導体チップには複数の回路ブロックが形成され、前記コンデンサチップ は前記回路ブロックに対応して複数個設けられることを特徴とする半導体装置。

【請求項4】 請求項1乃至3のうちいずれか一項記載の半導体装置であって、

前記半導体チップは、前記電源ライン又は前記接地ラインから前記回路ブロックへの接続ライン上に設けられた第1の電源パッドを有し、

前記コンデンサチップはコンデンサに接続された第2の電極パッドを有し、前 記コンデンサチップの第2の電極パッドはボンディングワイヤにより前記半導体 チップの第1の電極パッドに電気的に接続されたことを特徴とする半導体装置。

【請求項5】 請求項1乃至3のうちいずれか一項記載の半導体装置であって、

前記半導体チップは、前記電源ライン又は前記接地ラインから前記回路ブロックへの接続ライン上に設けられた第1の電源パッドを有し、

前記コンデンサチップはコンデンサに接続された第2の電極パッドを有し、前 記コンデンサチップはフリップチップボンディングにより前記半導体チップの第 1の電極パッドに接続されたことを特徴とする半導体装置。

【請求項6】 請求項1乃至5のうちいずれか一項記載の半導体装置であって、

前記コンデンサチップのノイズ低減用コンデンサは、MOS容量により形成されたことを特徴とする半導体装置。

【請求項7】 請求項1乃至6のうちいずれか一項記載の半導体装置であって、

前記半導体チップは、前記回路ブロックに接続された前記第1の電極パッド以外の第3の電極パッドを有し、

前記コンデンサチップは、コンデンサに接続された前記第2の電極パッド以外 の第4の電極パッドを有し、

前記コンデンサチップの前記第4の電極パッドと前記半導体チップの前記第3の電極パッドとをボンディングワイヤにより接続することにより、前記電源ラインと前記接地ラインとの少なくとも一方に接続されたインダクタを形成することを特徴とする半導体装置。

【請求項8】 請求項7記載の半導体装置であって、

前記コンデンサチップの前記第4の電極パッドは複数個設けられ、且つ前記半 導体チップの前記第3の電極パッドは複数個設けられ、

前記コンデンサチップの前記第4の電極パッドと前記半導体チップの前記第3の電源パッドとをボンディングワイヤにより交互に順番に接続することにより前記インダクタを形成することを特徴とする半導体装置。

【請求項9】 回路ブロックと電源ラインと接地ラインとを有する第1の半 導体チップと、該第1の半導体チップの上に積層して搭載された第2の半導体チ ップとを有する半導体装置であって、

前記第1の半導体チップは、前記第1の半導体チップ内に形成された回路から 分離された電極パッドを有し、

前記第2の半導体チップは、前記第2の半導体チップ内に形成された回路から 分離された電極パッドを有し、

前記第1の半導体チップの前記電極パッドと前記第2の半導体チップの前記電極とをボンディングワイヤにより接続することにより、前記電源ラインと前記接

地ラインとの少なくとも一方に接続されたインダクタを形成することを特徴とする半導体装置。

【請求項10】 請求項9記載の半導体装置であって、

前記第1の半導体チップの前記電極パッドは複数個設けられ、且つ前記第2の 半導体チップの前記電極パッドは複数個設けられ、

前記第1の半導体チップの前記電極パッドと前記第2の半導体チップの前記電極パッドとをボンディングワイヤにより交互に順番に接続することにより前記インダクタを形成することを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は一般的に半導体装置に係り、特に不要輻射が低減された半導体装置に関する。

[0002]

車載用IC等の半導体装置は、半導体装置から放射されるノイズである不要輻射が特に問題視されるため、不要輻射を低減する対策が求められている。

[0003]

【従来の技術】

I Cから放射されるノイズを低減する手法として、従来はI C内の電源 - GND (接地)間にバイパスコンデンサ (パスコン)を挿入していた。パスコンを挿入した構成としては、図1に示す構成と図2に示す構成とがある。

[0004]

図1に示す構成では、半導体チップ1と基板2上のボンディングパッド(電極端子)3との間にパスコン4が取り付けられている。パスコン4は、電源端子(Vcc)に相当するボンディングパッド3と接地端子(Vss)に相当するボンディングパッド3との間をバイパスすることによりノイズを除去している。なお、図1において、半導体チップ1の中央部分に正方形にて示された領域は、半導体チップ1に形成された回路ブロックを示しており、図1に示す例では4つの回路ブロックA、B、C、Dが形成されている。パスコン4は、例えば実装基板2

の表面に形成された溝内に挿入されて取り付けられる。なお、図1において、半 導体チップ1の電極パッド1 a と基板2のボンディングパッド3とはボンディン グワイヤ5により接続されている。

[0005]

一方、図2に示す構成では、半導体チップ1内にパスコン6が形成されている。パスコン6は、半導体チップ1の製造工程において形成可能な金属酸化膜によるコンデンサ (MOS容量)である。パスコン6は、半導体チップ1内に形成された回路に接続される電源ライン(Vcc配線)8と接地ライン(Vss配線)9との間をバイパスすることによりノイズを除去している。

[0006]

【発明が解決しようとする課題】

半導体装置から放射される放射ノイズは、パスコンによりバイパスされる回路により形成される電流ループの面積に比例して大きくなる。図1に示す従来の構成では、電流ループの面積が比較的大きいため、ノイズ低減効果が低いという問題がある。すなわち、図1に示す構成では、パスコン4が基板2の電源端子と接地端子との間に接続されているため、図中矢印で示すように電流ループは電源端子から接地端子までの間の回路を含むループとなり、電流ループの面積が大きくなる。また、パスコン4として単体のコンデンサを基板2に取り付けるため、部品点数が増えて製造コストが増大するという問題もある。

[0007]

図2に示す構成では、半導体チップ1内にコンデンサを形成してパスコンとしたものであり、電流ループの面積は図1に示す構成における電流ループより小さい。ここで、半導体チップ1内に形成されるパスコン6は、トランジスタ構造を有するMOS容量として形成されるが、MOS容量はトランジスタ領域には形成することが出来ない。そこで、パスコン6は、半導体チップ1内の配線領域や空き領域に配置する必要がある。

[0008]

したがって、ある程度の大きさの容量を有するパスコンを半導体チップ1内に 形成する場合、パスコン6を形成するための領域を設けなければならず、チップ

サイズが大きくなるという問題がある。また、配線容量増大によるスピード性能 の劣化や、歩留まり低下によるコスト増大という問題も発生する。

[0009]

更に、半導体チップ内にパスコンを形成する場合、どの程度の容量のパスコンをどの回路ブロックに対して設けたら効果的であるかということを設計の段階で正確に知ることがない。すなわち、半導体チップを試作後で、実際にどの回路ブロックからノイズが多く放射されているかを測定したうえで、挿入するパスコンの容量を正確に決定する。このため、パスコンを配置する箇所の変更や容量値の変更等のリメイクが必要となり、結果として半導体装置の開発期間が長くなるという問題がある。

[0010]

本発明は上記の点に鑑みてなされたものであり、半導体チップの平面サイズを 増大することなく放射ノイズを効果的に低減することのできる半導体装置を提供 することを目的とする。

[0011]

【課題を解決するための手段】

上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特 徴とするものである。

[0012]

請求項 1 記載の発明は、半導体装置であって、

回路ブロックと電源ラインと接地ラインとを有する半導体チップと、前記回路 ブロックに接続されるノイズ低減用コンデンサが形成されたコンデンサチップと を有し、前記コンデンサチップは前記半導体チップに積層されたことを特徴とす るものである。

[0013]

請求項1記載の発明によれば、半導体チップに別部品としてコンデンサチップ を積層するので、半導体チップにノイズ低減用のコンデンサを設ける必要はなく 、また、半導体チップが搭載される基板にノイズ低減用のコンデンサを設ける必 要もない。したがって、半導体装置の水平面積を増大することなく所望の容量の

コンデンサを半導体チップに接続することができ、半導体チップの回路から放射 されるノイズを低減することができる。

[0014]

請求項2記載の発明は、請求項1記載の半導体装置であって、

前記半導体チップには複数の回路ブロックが形成され、前記コンデンサチップ は前記回路ブロックに対応して複数のコンデンサを有することを特徴とするもの である。

[0015]

請求項2記載の発明によれば、コンデンサチップに複数のコンデンサが形成されるため、複数の回路ブロックに対して別個にコンデンサを接続することができる。

[0016]

請求項3記載の発明は、請求項1記載の半導体装置であって、

前記半導体チップには複数の回路ブロックが形成され、前記コンデンサチップ は前記回路ブロックに対応して複数個設けられることを特徴とするものである。

[0017]

請求項3記載の発明によれば、複数のコンデンサチップを半導体チップに積層 して設けるため、複数の回路ブロックに対して別個にコンデンサを接続すること ができる。

[0018]

請求項4記載の発明は、請求項1乃至3のうちいずれか一項記載の半導体装置であって、前記半導体チップは、前記電源ライン又は前記接地ラインから前記回路ブロックへの接続ライン上に設けられた第1の電源パッドを有し、前記コンデンサチップはコンデンサに接続された第2の電極パッドを有し、前記コンデンサチップの第2の電極パッドはボンディングワイヤにより前記半導体チップの第1の電極パッドに電気的に接続されたことを特徴とするものである。

[0019]

請求項4記載の発明によれば、既存のワイヤボンディングを用いて容易にコン デンサチップを半導体チップ上に積層して搭載することができる。

[0020]

請求項5記載の発明は、請求項1乃至3のうちいずれか一項記載の半導体装置であって、前記半導体チップは、前記電源ライン又は前記接地ラインから前記回路ブロックへの接続ライン上に設けられた第1の電源パッドを有し、前記コンデンサチップはコンデンサに接続された第2の電極パッドを有し、前記コンデンサチップはフリップチップボンディングにより前記半導体チップの第1の電極パッドに接続されたことを特徴とするものである。

[0021]

請求項5記載の発明によれば、既存のフリップチップボンディングにより容易 にコンデンサチップを半導体チップに積層して固定することができる。また、半 導体装置の垂直方向の厚みの増大を抑制することができる。

[0022]

請求項6記載の発明は、請求項1乃至5のうちいずれが一項記載の半導体装置であって、

前記コンデンサチップのノイズ低減用コンデンサは、MOS容量により形成されたことを特徴とするものである。

[0023]

請求項6記載の発明によれば、既存の半導体製造技術により容易にコンデンサチップを製造することができる。

[0024]

請求項7記載の発明は、請求項1乃至6のうちいずれか一項記載の半導体装置であって、前記半導体チップは、前記回路ブロックに接続された前記第1の電極パッド以外の第3の電極パッドを有し、前記コンデンサチップは、コンデンサに接続された前記第2の電極パッド以外の第4の電極パッドを有し、前記コンデンサチップの前記第4の電極パッドと前記半導体チップの前記第3の電極パッドとをボンディングワイヤにより接続することにより、前記電源ラインと前記接地ラインとの少なくとも一方に接続されたインダクタを形成することを特徴とするものである。

[0025]



請求項7記載の発明によれば、電源ラインと接地ラインとの少なくとも一方に接続されたインダクタをボンディングワイヤにより容易に形成することができ、 半導体チップの内部で発生したノイズの高周波成分を効果的にカットすることが できる。その結果、電源ライン又は接地ラインに流出するノイズを減衰させるこ とができる。

[0026]

請求項8記載の発明は、請求項7記載の半導体装置であって、前記コンデンサチップの前記第4の電極パッドは複数個設けられ、且つ前記半導体チップの前記第3の電極パッドは複数個設けられ、前記コンデンサチップの前記第4の電極パッドと前記半導体チップの前記第3の電源パッドとをボンディングワイヤにより交互に順番に接続することにより前記インダクタを形成することを特徴とするものである。

[0027]

請求項8記載の発明によれば、インダクタを形成するためのボンディングワイヤを直列に複数本設けることができるため、インダクタンスを増大することができ、より効果的にノイズを減衰させることができる。

[0028]

請求項9記載の発明は、回路ブロックと電源ラインと接地ラインとを有する第 1の半導体チップと、該第1の半導体チップの上に積層して搭載された第2の半 導体チップとを有する半導体装置であって、

前記第1の半導体チップは、前記第1の半導体チップ内に形成された回路から分離された電極パッドを有し、前記第2の半導体チップは、前記第2の半導体チップ内に形成された回路から分離された電極パッドを有し、前記第1の半導体チップの前記電極パッドと前記第2の半導体チップの前記電極とをボンディングワイヤにより接続することにより、前記電源ラインと前記接地ラインとの少なくとも一方に接続されたインダクタを形成することを特徴とするものである。

[0029]

請求項9記載の発明によれば、電源ラインと接地ラインとの少なくとも一方に 接続されたインダクタをボンディングワイヤにより容易に形成することができ、

第1の半導体チップの内部で発生したノイズの高周波成分を効果的にカットする ことができる。その結果、電源ライン又は接地ラインに流出するノイズを減衰さ せることができる。

[0030]

請求項10記載の発明は、請求項9記載の半導体装置であって、

前記第1の半導体チップの前記電極パッドは複数個設けられ、且つ前記第2の 半導体チップの前記電極パッドは複数個設けられ、前記第1の半導体チップの前 記電極パッドと前記第2の半導体チップの前記電極パッドとをボンディングワイ ヤにより交互に順番に接続することにより前記インダクタを形成することを特徴 とするものである。

[0031]

請求項10記載の発明によれば、インダクタを形成するためのボンディングワイヤを直列に複数本設けることができるため、インダクタンスを増大することができ、より効果的にノイズを減衰させることができる。

【発明の実施の形態】

次に、本発明の実施例について図面と共に説明する。

[0032]

図3は本発明の第1実施例による半導体装置の構成を示す図である。図3(a)は半導体装置に組み込まれた半導体チップの構成を示す平面図であり、図3(b)は半導体チップの側面図である。なお、図3において、図1及び図2に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。

[0033]

本発明の第1実施例による半導体装置は、半導体チップ1の上にコンデンサチップ10を積層して設けたものである。コンデンサチップ10は、パスコンとして機能するコンデンサが半導体製造技術を用いて形成されている。コンデンサチップ10は、半導体チップ1に比較して小さなサイズであり、半導体チップ1の中央部分に積層することができる。すなわち、コンデンサチップ10は、半導体チップの周辺部分に配列された電極パッド1aの内側の領域に積層することができる。この領域は半導体チップ1の回路ブロックA,B,C,Dが形成された領

域に相当する。

[0034]

コンデンサチップ10には、半導体チップ1の回路ブロックの数に応じて必要な数のコンデンサが形成される。図3に示す例では、半導体チップ1の回路ブロックAと回路ブロックDがパスコンを必要するため、これに対応して2つのコンデンサがコンデンサチップ10に形成されている。

[0035]

図3 (b) に示すように、コンデンサチップ10は、その回路形成面10aを上に向けた状態 (フェイスアップ) で、絶縁性接着材等により半導体チップ1上に固定される。そして、回路形成面に形成された電極10bは、半導体チップ1の電流路に形成された電極パッド1bにボンディングワイヤ12により接続される。コンデンサチップ10に接続される電極パッド1bは電極パッド1aの配列とは異なる位置に形成される。

[0036]

すなわち、電極パッド1 b は、電源ライン8から回路部ブロックA(回路ブロックC)への接続ライン上と、接地ライン9から回路部ブロックA(回路ブロックC)への接続ライン上とに設けられる。電極パッド1 b の位置は、電流ループの大きさに影響するため、なるべく回路ブロックに近い位置が好ましい。

[0037]

以上のように積層された半導体チップ1とコンデンサチップ10は、基板2上で封止樹脂等により封止され、基板2の下面に外部接続用端子が設けられて半導体装置として形成される。

[0038]

以上のような構成の半導体装置では、パスコンを必要とする回路ブロックA及び回路ブロックDに対してコンデンサチップ10に形成されたコンデンサを接続することができる。コンデンサチップ10に形成されたコンデンサは、パスコンとして機能して、回路ブロックA及び回路ブロックDからの放射ノイズを低減する。

[0039]

コンデンサチップ10は半導体チップ10の中央部分に積層されるため、半導体装置の面積を増大することはない。また、コンデンサチップ10は半導体チップとは別個に製造することができるため、コンデンサの容量を自由に設定することができ、各回路ブロックに対して最適な容量のパスコンを接続することができる。

[0040]

さらに、半導体チップ1には電極パッド1bを設けておくだけでよく、コンデンサチップ10の変更により、容易にパスコンの容量を変更することができる。 また、コンデンサチップ1を標準の容量として予め作製しておき、異なる半導体 チップに対して共通に使用することとしてもよい。

[0041]

ここで、コンデンサチップ10の構成について説明する。コンデンサチップ1 0は、パスコンとして機能するコンデンサが形成されたチップであり、半導体製 造技術により形成される。

[0042]

図4はコンデンサチップ10に形成されるコンデンサの一例を電気回路として 模式的に表した図であり、図5は図4に示すコンデンサの構造を示す図である。 図4及び図5に示すように、コンデンサチップ10に形成されるコンデンサは、 トランジスタ構造を有するMOS容量として構成される。すなわち、P型シリコ ン基板上にトランジスタを形成し、そのゲート酸化膜によりコンデンサを構成し ている。したがって、コンデンサチップ10は、従来の半導体製造技術により容 易に製造することができる。

[0043]

次に、本発明の第2実施例について、図6を参照しながら説明する。図6は本発明の第2実施例による半導体装置の構成を示す図である。図6(a)は半導体装置に組み込まれた半導体チップの構成を示す平面図であり、図6(b)は半導体チップの側面図である。なお、図6において、図3に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。

[0044]

本実施例では、半導体チップ1は図3に示す半導体チップ1と同じ構成であるが、コンデンサチップの構成が異なる。本実施例では、コンデンサチップ10Aは、各回路ブロックに対して個別に設けられている。また、各コンデンサチップ10Aは、回路形成面10Aaを下に向けた状態(フェイスダウン)で、半導体チップ1に対しフリップチップ実装されている。

[0045]

すなわち、各コンデンサチップ10Aは、電極パッド10Ab上にハンダボール等の突起電極14を有しており、突起電極14を半導体チップ1の電極パッド 1 bに接合する。したがって、本実施例では、コンデンサチップ10Aを半導体 チップ1に接続するためボンディングワイヤを必要とせず、図3に示す半導体装置に比較して、半導体装置の垂直方向の厚みを減少することができる。

[0046]

なお、本実施例では、コンデンサチップ10Aを回路ブロックに対して個別に 設けているが、図3に示すように複数のコンデンサが形成されたコンデンサチッ プとして、これを半導体チップ1に対してフリップチップ実装してもよい。

[0047]

次に本発明の第3実施例について、図7及び図8を参照しながら説明する。 図7は本発明の第3実施例による半導体装置の構成を示す図である。図7(a) は半導体装置に組み込まれた半導体チップの構成を示す平面図であり、図7(b) は半導体チップの側面図である。なお、図7において、図3に示す構成部品と 同等な部品には同じ符号を付し、その説明は省略する。また、図8は図7に示す 半導体チップの回路構成を示す回路図である。

[0048]

本実施例では、図3に示すコンデンサチップ10に代えて、コンデンサチップ10Bを使用する。コンデンサチップ10Bには、コンデンサチップ10と同様に、複数のコンデンサが形成される。そして、回路形成面10Baにはコンデンサに接続された電極パッド10Bbが設けられる。ただし、回路形成面10Baには、電極パッド10Bcが設けられる。電極パッド10Bcが設けられる。電極パッド10Bcはコンデンサチップ10B内の回路には接続されておらず、互いに独

立した電極パッドである。

[0049]

また、本実施例では、図3に示す半導体チップ1に代えて、半導体チップ1Aを使用する。半導体チップ1Aは基本的に半導体チップ1と構造は同じであるが、周囲部分に配列された電極パッド1Aaに加えて電極パッド1Acが設けられている点が異なる。電極パッド1Acのうち、一つは電源ライン8に接続されているが、他の電極パッド1Acは半導体チップ1A内では何にも接続されおらず、互いに独立した電極パッドである。

[0050]

コンデンサチップ10Bは、図3に示す構成と同様に、半導体チップ1Aに積層される。そして、コンデンサに接続された電極パッド10Bbは、半導体チップ1Aの電極1Abにボンディングワイヤ12により接続される。これにより、半導体チップ1Aの回路ブロックに必要なパスコンが接続され、放射ノイズが低減される。

[0051]

コンデンサチップによるパスコンの接続は、図3に示す構成と同様であるが、本実施例では、コンデンサチップ10Bに設けられた電極パッド10Bcと半導体チップ1Aに設けられた電極パッド1Acとがボンディングワイヤ14により接続されている。

[0052]

図7に示す例では、コンデンサチップ10Bに4つの電極パッド10Bcが設けられ、これに対応して半導体チップ1Aに4つの電極パッド1Acが設けられている。半導体チップ1Aの電極パッド1Acは、電源端子(Vcc)としての電極パッド1aに対して整列して配置されている。そして、電源端子(Vcc)としての電極パッド1Aaと、コンデンサチップ10Bに4つの電極パッド10Bcのうち図中一番上側の電極パッド10Bcとがボンディングワイヤ14により接続される。

[0053]

また、一番上側の電極パッド10Bcと、電源端子(Vcc)としての電極パ

ッド1Aaに最も近い電極パッド1Acとがボンディングワイヤ14により接続される。さらに、電源端子(Vcc)としての電極パッド1Aaに最も近い電極パッド1Acと、コンデンサチップ10Bの一番上側の電極パッド10Bcの一つ下の電極パッド10Bcとがボンディングワイヤ14により接続される。

[0054]

以上のような接続方法で、半導体チップ1Aの4つの電極パッド1Acとコンデンサチップ10Bの4つ電極パッド10Bcとがボンディングワイヤで接続される。ここで、図7の4つの電極パッド10Bcの一番下側の電極パッド10Bcは、半導体チップ1A内で電源ライン(Vcc配線)8に接続されている。したがって、電源端子(Vcc)に相当する電極パッド10Aaは、8本のボンディングワイヤ14を介して電源ライン8に接続されることとなる。上述の8本のボンディングワイヤ14は、電源ラインに接続されたインダクタとして作用し、電源ライン上の高周波成分を減衰させてノイズを低減する。

[0055]

図8は半導体チップ1A内に形成された回路を示す。電源端子(V c c)は、ボンディングワイヤ14よりなるインダクタ16を介して電源ライン8に接続される。ボンディングワイヤとして一般的な数十μm幅の金線を用いた場合、そのインダクタンスは、1mm当たり1 n Hである。したがって、10mmのボンディングワイヤでは10 n Hのインダクタンスしか得られない。

[0056]

しかし、本実施例のように、ボンディングワイヤ14を、コンデンサチップ上の電極パッド10Bcと半導体チップ1A上の電極パッド1Acとの間を何回も往復して設けることにより、大きなインダクタンスを設けることができ、ノイズ低減効果を高めることができる。図7に示す構成では、ボンディングワイヤ4が4往復してから電源ライン8に接続されるため、8倍の大きさのインダクタンスを設けることができる。

[0057]

なお、本実施例では、ボンディングワイヤ14により形成さるインダクタンス を電源ライン側に設けたが、接地ライン側に設けることとしてもよく、また、電 源ライン側と接地ライン側の両方に設けることとしてもよい。

[0058]

また、本実施例では、コンデンサチップ10Bに電極パッド10Bcを設けた 構成であるが、電極パッド10Bcを設けるチップはコンデンサチップに限るも のではなく、コンデンサチップ以外の半導体チップであってもよい。すなわち、 インダクタを設けることによるノイズ低減にはパスコンが設けられている必要が あるが、必ずしも上述の第1及び第2実施例のようにコンデンサチップを積層し てパスコンを設ける構成とする必要はない。例えば、第1の半導体チップ上の第 2の半導体チップを積層した構成の半導体チップにおいて、第1の半導体チップ と第2の半導体チップとにインダクタ形成用に電極を形成し、ボンディングワイ ヤで接続することでも、上述の実施例のようにインダクタを形成することができ 、ノイズ低減の効果を得ることができる。

【発明の効果】

上述の如く本発明によれば、次に述べる種々の効果を実現することができる。

[0059]

請求項1記載の発明によれば、半導体チップに別部品としてコンデンサチップを積層するので、半導体チップにノイズ低減用のコンデンサを設ける必要はなく、また、半導体チップが搭載される基板にノイズ低減用のコンデンサを設ける必要もない。したがって、半導体装置の水平面積を増大することなく所望の容量のコンデンサを半導体チップに接続することができ、半導体チップの回路から放射されるノイズを低減することができる。

[0060]

請求項2記載の発明によれば、コンデンサチップに複数のコンデンサが形成されるため、複数の回路ブロックに対して別個にコンデンサを接続することができる。

[0061]

請求項3記載の発明によれば、複数のコンデンサチップを半導体チップに積層して設けるため、複数の回路ブロックに対して別個にコンデンサを接続することができる。

[0062]

請求項4記載の発明によれば、既存のワイヤボンディングを用いて容易にコン デンサチップを半導体チップ上に積層して搭載することができる。

[0063]

請求項5記載の発明によれば、既存のフリップチップボンディングにより容易 にコンデンサチップを半導体チップに積層して固定することができる。また、半 導体装置の垂直方向の厚みの増大を抑制することができる。

[0064]

請求項6記載の発明によれば、既存の半導体製造技術により容易にコンデンサ チップを製造することができる。

[0065]

請求項7記載の発明によれば、電源ラインと接地ラインとの少なくとも一方に接続されたインダクタをボンディングワイヤにより容易に形成することができ、 半導体チップの内部で発生したノイズの高周波成分を効果的にカットすることが できる。その結果、電源ライン又は接地ラインに流出するノイズを減衰させるこ とができる。

[0066]

請求項8記載の発明によれば、インダクタを形成するためのボンディングワイヤを直列に複数本設けることができるため、インダクタンスを増大することができ、より効果的にノイズを減衰させることができる。

[0067]

請求項9記載の発明によれば、電源ラインと接地ラインとの少なくとも一方に接続されたインダクタをボンディングワイヤにより容易に形成することができ、第1の半導体チップの内部で発生したノイズの高周波成分を効果的にカットすることができる。その結果、電源ライン又は接地ラインに流出するノイズを減衰させることができる。

[0068]

請求項10記載の発明によれば、インダクタを形成するためのボンディングワイヤを直列に複数本設けることができるため、インダクタンスを増大することが

でき、より効果的にノイズを減衰させることができる。

【図面の簡単な説明】

【図1】

パスコンが組み込まれた従来の半導体装置の一例の構成を示す平面図である。

【図2】

パスコンが組み込まれた従来の半導体装置の他の例の構成を示す平面図である

【図3】

本発明の第1実施例による半導体装置の構成を示す図である。

【図4】

コンデンサチップに形成されるコンデンサを電気回路として模式的に表した図 である。

【図5】

図4に示すコンデンサの構造を示す図である。

【図6】

本発明の第2実施例による半導体装置の構成を示す図である。

【図7】

本発明の第3実施例による半導体装置の構成を示す図である。

【図8】

図7に示す半導体チップの回路構成を示す回路図である。

【符号の説明】

- 1 半導体チップ
- 1a, 1b, 10b 電極パッド
- 2 基板
- 3 ボンディングパッド
- 5, 12, ボンディングワイヤ
- 8 電源ライン (Vcc配線)
- 9 接地ライン (Vss配線)
- 10 コンデンサチップ


- 10a 回路形成面
- 14 突起電極
- 16 インダクタ

【書類名】

図面


【図1】

パスコンが組み込まれた従来の半導体装置の 一例の構成を示す平面図




【図2】

パスコンが組み込まれた従来の半導体装置の 他の例の構成を示す平面図




【図3】

本発明の第1実施例による半導体装置の構成を示す図




【図4】

コンデンサチップに形成されるコンデンサを 電気回路として模式的に表した図



【図5】


図4に示すコンデンサの構造を示す図



【図6】


9

本発明の第2実施例による半導体装置の構成を示す図




【図7】

本発明の第3実施例による半導体装置の構成を示す図



【図8】

図7に示す半導体チップの回路構成を示す回路図



【書類名】

要約書

【要約】

【課題】 半導体チップの平面サイズを増大することなく放射ノイズを効果的に 低減することのできる半導体装置を提供することを課題とする。

【解決手段】 回路ブロックと電源ラインと接地ラインとを有する半導体チップ 1の上に、回路ブロックに接続されるノイズ低減用コンデンサが形成されたコンデンサチップ10を積層して搭載する。また、コンデンサチップ10と半導体チップ1との間にボンディングワイヤ12を往復して設けることにより、電源ライン又は接地ラインに接続したインダクタ16を形成する。

【選択図】 図3

出願人履歴情報

識別番号

[000005223]

1. 変更年月日 1996年 3月26日

[変更理由] 住所変更

住 所 神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社